華為正式發表半導體領域新定律

晶體管密度與系統性能通過邏輯折疊技術實現新突破

2026國際電路與系統研討會25日在上海舉行，華為公司董事、半導體業務部總裁何庭波在題為《半導體新路徑探索與實踐》的主旨演講中，正式發表『韜（τ）定律』。這是中國在全球半導體領域首次提出指導產業發展的新原則。基於該定律，華為過去六年已成功設計並量產了381款芯片。今年秋季，華為將發布新的麒麟手機芯片，完整采用邏輯折疊技術，大幅提昇相關性能。

華為公司董事、半導體業務部總裁何庭波在題為《半導體新路徑探索與實踐》的主旨演講中，正式發表『韜（τ）定律』。攝影：林淵

『韜定律』提出以『時間縮微』替代『幾何縮微』，以系統性降低時間常數（韜τ）為目標，通過邏輯折疊等創新技術，持續壓縮信號傳播時延，不斷提昇晶體管密度，實現半導體與電子系統的持續演進。

近年來，摩爾定律面臨物理極限和經濟效益雙重挑戰。隨著晶體管『幾何縮微』放緩，成本紅利逐漸消退，如何跨越傳統工藝路徑的局限，探索出一條全新的可持續演進路線，以滿足當下呈指數級攀昇的計算性能需求，已成為全球半導體行業亟待攻克的共同難題。

『韜定律』構建了貫穿器件、電路、芯片到系統層面的多層級協同優化體系。預計到2031年，基於該定律的高端芯片晶體管密度將達到1.4納米制程的同等水平。

針對半導體行業未來的發展，何庭波表示：『未來一定屬於開放合作。在「韜定律」的路徑下，我們期待與全球科學家、工程師和產業伙伴緊密合作，共同推動半導體與電子產業持續發展。』